2.4 D/A轉換及輸出緩沖放大

    D/A轉換電路將FPGA輸出的數字視頻信號轉移成模擬視頻信號，然后經過緩沖放大輸出給監視器，D/A芯片選HI1171。該芯片是一種分辨率為8位，頻率為40MHz的高速D/A轉換器，其最大積分和微分線性誤差分別為1.3LSB和0.25LSB；最小建立時間僅為5ns，在單5V下工作，功耗只有80mW。輸出緩沖放大由分立元件組成。

    2.5 單片機

    單片機選日本NEC公司的μPD78F0034，該芯片的主要特點是：

    ·時鐘為8.38MHz時的指令周期為0.24μs；

    ·ROM為32KB FLASH,RAM為1024bytes；

    ·可尋址空間為64KB，5個外部中斷，15個內部中斷；

    ·39個CMOS I/O，8個COMS INPUT，4個N-CH漏極開路I/O；

    ·1個16位定時/計數器，2個8位定時/計數器；

    ·1個時鐘定時器，1個看門狗定時器，1個UART端口；

    ·支持I2C總線，有時鐘信號及蜂鳴信號輸出功能；

    ·外部數據總線8位，內部寄存器為16位；

    ·有8位無符號乘法指令，16位除法指令；

    ·工作電壓范圍為1.8V～5.5V，有STOP/HALT工作模式。

    由此可見，該芯片的性能要優于目前流行的MCS-51系列，其8位無符號乘法指令及16位除法指令給軟件編程帶來了很大的方便。另外，由于該芯片本身帶看門狗定時器，因而無需外加看門狗電路，就能保證系統穩定、可靠地工作。

    2.6 存儲器

    存儲器芯片采用串行EEPROM芯片X24C16。該芯片是容量為2KB帶寫保護的I2C總線數據存儲器，當WP=1時，只能讀，不能寫數據。它使用串行數據線(SDA)和串行時鐘線（SCL）進行主從器件之間的數據傳輸。I2C總線上的數據傳輸率可達100Mbps，快速方式下可達400Mbps。在I2C總線傳輸中，開始和停止條件定義如下：當SCL為高時，SDA由高變低為開始條件；當SCL為高時，SDA由低變高時為停止條件（如圖3(a)所示）。SDA和SCL都是雙向傳輸線，SDA線上的數據在時鐘為高期間必須是穩定的，只有當SCL線上的時鐘信號為低時，數據線上的狀態才可以改變（如圖3(b)所示）。輸出到SDA線上的每一字節必須是8位，每次傳輸的字節不受限制，每字節必須有一個應答位。本設計中X24C16的第5腳（SDA）和第6腳（SCL）分別接單片機的P3.6和P3.7。