隨著科學技術的不斷發展，在視頻監控的各個細節都著很大的突破，針對移動視頻監控的特點，無線自動跟蹤攝像頭的警用車輛支持系統孕育而生。

    uClinux上C2H加速的JPEG壓縮

    按JPEG標準進行的圖像壓縮大小為640x400。libjpeg的前向式DCT函數被加速器取代；該加速器使用C2H編譯器開發而成，可以在uClinux環境中進行訪問。將C2H加速器與uClinux結合非常重要，因為它要與其它任務同時運行。對libjpeg(標準庫)進行加速使我們可以無需增加額外的DSP芯片或任何常見的軟件就能獲得性能的提升。使用libjpeg的應用程序可以通過重新編譯提高壓縮性能，而不必修改任何代碼。

    自定義的OBD-II接口

    車輛都有一個用于進行系統管理的發動機控制單元(ECU)。警用車輛上也有這樣的設備。對于新近制造的車輛來說，ECU是一個非常重要的組件，其作用是將發動機與各種電子控制部件結合起來。OBD-II是一個接口，可以將計算機或診斷工具連接到ECU以便進行車輛維護，它可以實現設備間的通信。

    OBD標準有很多種，具體取決于車輛的制造商。本項目采用的是ISO9141-2國際標準。通過OBD-II，可以了解車輛的行駛速度、燃油狀態和車輛的故障情況。其初始化過程為5波特，通信速度為10.4k波特。對于接收到的信息部分字節，必須進行補充并將其發送到ECU進行通信。在SoPC平臺上使用的是UART組件，因為它與串行通信類似。

    性能參數

    表1列出了在圖像處理模塊上發送控制信號，到步進馬達上接收初始操作信號之間的時間間隔。該時間間隔是通過示波器測量得出的。通過GPIO接口啟動步進馬達后，在軟件程序控制器中，Nios處理器會接收中斷信號，并生成操作信號。

    汽車跟蹤攝像頭的速度主要取決于圖像處理性能。表2顯示了基于不同平臺的每種跟蹤算法的測試幀速率。實際上，DE2的幀速率接近60幀/秒，因為圖像處理模塊以隔行掃描模式運行；但是，我們根據有效幀的數量將其標記為29幀/秒。

    另一個結果是，C2H加速的libjpeg的DCT函數可以實現JPEG的快速壓縮。640x400的24位位圖經過了20倍強壓縮以實現精確的測量。使用C2H編譯所顯示出來的性能比這種沒有加速器設計的性能要差。要解決此問題，我們更改了緩沖區管理方法。在修改了DCT函數后，性能提升了4倍。

    數據表

    我們在設計該系統時，考慮了在uClinux系統上使用USB調制解調器時的性能下降問題。然而事實顯示，網絡性能與在PC環境中運行的性能幾乎相同。

    設計的體系結構

    整個系統由uClinux操作系統控制。包括圖像處理模塊在內的攝像頭控制系統和子系統由完整的FPGA組成。

    標準JPEG庫libjpeg的DCT函數被更改為C2H加速器。圖像處理模塊、VGA控制器和步進馬達控制器被組合成一個單獨的SoPC組件。總共消耗了31000LE。

    設計描述

    組合uClinux和C2H

    使用操作系統可以靈活地在復雜的多設備環境系統中進行開發。uClinux內核是適合于非MMU處理器的操作系統內核。由于uClinux系統中沒有內存管理單元，因此可以極大地簡化基于Nios處理器對定制的硬件加速器進行訪問的應用程序的使用。

    在NiosIDE環境中編寫的代碼經過很少的更改或無需更改即可在uClinux下的多任務環境中運行，因為在uClinux中對內存映射地址的寫操作沒有限制。

    我們可以通過常用的技術在uClinux上使用C2H加速器。將C2H加速器從NiosIDE移到uClinux上所需步驟如下：

    第一步是生成一個臨時項目。然后，在NiosIDE中編譯并生成加速器。現在，我們可以在Debug目錄中看到加速器的打包函數。將這些頭文件(Headerfile)和打包函數復制到uClinux開發目錄中。如果您尚未對FPGA編程，則進行該項編程。

    下一步是使用Nios的gcc工具和elf2flt選項編譯經過加速的應用程序。確保必需的頭文件(如system.h或io.h)存在。在完成此步驟后，將生成的執行文件復制到單片機上。在大多數情況下，它的速度會比僅使用軟件的系統要快。

    可惜的是，我們在將libjpegDCT函數轉換成加速器時面臨著性能方面的問題。我們將在接下來的部分介紹針對性能問題的解決方案。

    優化C2H編譯器的JPEG庫

    一般情況下，開發人員會考慮使用DSP進行JPEG壓縮，但DSP需要有自己的軟件程序來提供支持。選擇可以加速libjpeg的C2H編譯器是一個正確的決定，因為許多現有應用程序都使用作為JPEG標準庫的libjpeg。

    但是，在使用C2H編譯器轉換原始的DCT函數時，它所顯示的性能比僅使用軟件設計的性能低。從結構上來說，對數據高速緩存的刷新是一個問題，它的數據處理工作是以64個字節為單位進行的。我們設計了適合于C2H編譯器的經過優化的緩沖區管理系統。這個管理器實現了4倍的性能提升。

    創建自定義的SoPC組件

    每個部件都由VerilogHDL單獨設計，并作為一個組件添加到SoPC中。圖像處理模塊、VGA控制器和步進馬達控制器被組合成一個單獨的SoPC組件，因為這些部件相互之間都有密切的關聯。這些組件作為AvalonMaster的組件在SRAM上寫入圖像數據。